An efficient hardware implementation of a combinations generator
PBN-AR
Instytucja
Wydział Cybernetyki (Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego)
Informacje podstawowe
Główny język publikacji
en
Czasopismo
Technical Sciences / University of Warmia and Mazury in Olsztyn (11pkt w roku publikacji)
ISSN
1505-4675
EISSN
2083-4527
Wydawca
Uniwersytet Warmińsko-Mazurski w Olsztynie
DOI
Rok publikacji
2017
Numer zeszytu
20
Strony od-do
405-413
Numer tomu
4
Identyfikator DOI
Liczba arkuszy
Autorzy
(liczba autorów: 1)
Słowa kluczowe
en
information technology
generator of combinations
field programmable gate arrays
Streszczenia
Język
en
Treść
In this paper an area-efficient hardware implementation of a Bincombgen algorithm was presented. This algorithm generates all (n,k) combinations in the form of binary vectors. The generator was implemented using Verilog language and synthesized using Xilinx and Intel-Altera software. Some changes were applied to the original code, which allows our FPGA implementation to be more efficient than in the previously published papers. The usage of chip resources and maximum clock frequency for different values of n and k parameters are presented.
Cechy publikacji
Budowa i eksploatacja maszyn
Inżynieria rolnicza
Machinery construction and operation
Agricultural engineering
discipline:Informatyka – dziedzina nauk technicznych
discipline:Computer science – field of technical sciences
Original article
Original article presents the results of original research or experiment.
Oryginalny artykuł naukowy
Oryginalny artykuł naukowy przedstawia rezultaty oryginalnych badań naukowych lub eksperymentu.
Inne
System-identifier
PBN-R:846911