A parallel hardware-oriented algorithm for constant matrix-vector multiplication with reduced multiplicative complexity
PBN-AR
Instytucja
Wydział Informatyki (Zachodniopomorski Uniwersytet Technologiczny w Szczecinie)
Informacje podstawowe
Główny język publikacji
EN
Czasopismo
Pomiary, Automatyka, Kontrola
ISSN
0032-4140
EISSN
Wydawca
DOI
URL
Rok publikacji
2014
Numer zeszytu
7
Strony od-do
510-512
Numer tomu
60
Identyfikator DOI
Liczba arkuszy
Autorzy
(liczba autorów: 2)
Słowa kluczowe
EN
constant coefficient matrix-vector multiplier
EN
hardware complexity reduction
EN
FPGA implementation
Open access
Tryb otwartego dostępu
Otwarte czasopismo
Wersja tekstu w otwartym dostępie
Wersja ostateczna autora
Licencja otwartego dostępu
Inna
Czas opublikowania w otwartym dostępie
Po publikacji
Ilość miesięcy od publikacji
Inne
System-identifier
000066785